本書有DRM加密保護,需使用HyRead閱讀軟體開啟
  • SoC設計和測試技術:理論與實踐
  • 點閱:6
  • 作者: 劉文松等編著
  • 出版社:東南大學出版社
  • 出版年:2016[民105]
  • ISBN:9787564167806
  • 格式:JPG
  • 附註:簡體字版
租期14天 今日租書可閱讀至2021-11-10

內容簡介
 
由劉文松、朱恩、趙春光、徐勇、歐樂慶等編著的《SoC設計和測試技術--理論與實踐》共分7章內容:首先,整體介紹VLSI設計技術的發展現狀和重點問題。其次,系統講述硬件描述語言、可編程邏輯器件、邏輯綜合、自動布局布線等理論知識.第三,融合工程實踐,對SOC設計和測試流程中的理念和方法展開論述。

  • 1 SoC 设计概述(第1頁)
    • 1. 1 发展概貌(第1頁)
    • 1. 2 主要设计方法一自顶向下方法(第2頁)
    • 1. 3 设计流程中的重点问题(第3頁)
    • 1. 4 工具的支持(第5頁)
  • 2 硬件描述语言 Verilog(第6頁)
    • 2. 1 Verilog 语言的一般结构(第6頁)
    • 2. 2 Verilog 语言要素(第9頁)
    • 2. 3 表达式与操作符(第16頁)
    • 2. 4 结构描述方式(第19頁)
    • 2. 5 数据流描述方式(第23頁)
    • 2. 6 行为描述方式(第27頁)
    • 2. 7 设计共享(第36頁)
    • 2. 8 HDL 仿真软件简介(第41頁)
  • 3 可编程逻辑器件(第51頁)
    • 3. 1 引言(第51頁)
    • 3. 2 GA 概述(第51頁)
    • 3. 3 PLD 概述(第52頁)
    • 3. 4 FPGA 的开发实例(第61頁)
  • 4 逻辑综合(第76頁)
    • 4. 1 引言(第76頁)
    • 4. 2 组合逻辑综合介绍(第76頁)
    • 4. 3 二元决定图(Binary-Decision Diagrams)(第79頁)
    • 4. 4 Verilog HDL 与逻辑综合(第82頁)
    • 4. 5 逻辑综合的流程(第86頁)
    • 4. 6 门级网表的验证(第90頁)
    • 4. 7 逻辑综合对电路设计的影响(第91頁)
    • 4. 8 时序电路综合举例(第96頁)
    • 4. 9 Synopsys 逻辑综合工具简介(第102頁)
    • 4. 10 总结(第109頁)
  • 5 自动布局布线(第110頁)
    • 5. 1 自动布局布线的一般方法和流程(第110頁)
    • 5. 2 自动布局布线软件介绍(第115頁)
    • 5. 3 自动布局布线的处理实例(第117頁)
  • 6 SoC 设计(第143頁)
    • 6. 1 SoC 的基本概念(第143頁)
    • 6. 2 基于平台的 SoC 设计方法(第149頁)
    • 6. 3 ARM 平台 SoC 设计方法(第153頁)
    • 6. 4 研究方向(第164頁)
  • 7 SoC 测试方法(第166頁)
    • 7. 1 引言(第166頁)
    • 7. 2 测试步骤(第166頁)
    • 7. 3 常用的可测试性设计方法(第168頁)
    • 7. 4 缺陷和故障(第177頁)
    • 7. 5 测试向最生成(第183頁)
    • 7. 6 SoC 测试面临的挑战(第184頁)
  • 参考文献(第186頁)
紙本書 NT$ 234
單本電子書
NT$ 187

點數租閱 20點
租期14天
今日租書可閱讀至2021-11-10
還沒安裝 HyRead 3 嗎?馬上免費安裝~
QR Code